IC 佈局工程師
1. Mixed Mode IC Layout, 解決DRC/LVS. 2. 能與Analog Design Team密切溝通合作,調整layout到最佳化. 3. 具先進製程FINFET N16 N12 N7 N5 process IC layout 相關經驗. 4. 具有經驗解決EM 或 IR drop, RC delay, capacitive cross-talk. 5. 具高速電路layout 相關經驗.公司地址:
新竹縣竹北市其他:
個性細心,做事態度需具備決心與毅力,積極度高。-2024-09-17